超前进位加法器(carry look ahead adder)是对普通的全加器进行改良而设计成的并行加法器，主要是针对普通全加器串联时互相进位产生的延迟进行了改良。超前进位加法器是通过增加了一个不是十分复杂的逻辑电路来做到这点的。
具体实现过程请看
百度百科：
下面通过具体的例题来解释。
1.设有n位数据相加，采用串行进位方法，设低位向高位的进位延迟时间为t1，1个全加器完成加法的时间为t2，那么一次加法运算需要的时间为————。（(n-1)t1+t2）
2.某计算机字长64位，加法器每4位构成1个小组，每4个小组构成1个大组，全加器进位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的延迟时间，大组内和大组间的并行进位的延迟时间均为20ns，请回答完成一次加法运算的时间：
(1)采用串行进位
(2)小组内采用并行进位，小组间串行进位
(3)采用两级分组，小组内并行进位，大组内也并行进位，大组间串行进位
(4)采用两级分组，小组内、大组内和大组间均采用并行进位
(1)=63位串行进位时间+加法时间=63*20+30=1290ns
(2)小组内采用并行进位，小组间串行进位
=小组串行进位+加法时间=15*20+30=330ns
(3)采用两级分组，小组内并行进位，大组内也并行进位，大组间串行进位
=小组形成P·G时间+大组间串行进位+加法时间
=20+4*20+30=130ns
(4)采用两级分组，小组内、大组内和大组间均采用并行进位
= 产生P·G时间+大组间进位+第4大组进位延迟时间+加法时间
= 20+20+20+30=90ns
